CRC HDL是循環冗余校驗算法在硬件描述語言中的實現,廣泛應用于數據通信與存儲領域以確保信息傳輸的準確性。通過本頁面提供的1633個精選資源,您將深入了解如何利用VHDL或Verilog高效構建可靠的CRC檢查器與生成器,適用于網絡協議、嵌入式系統及FPGA設計等多個場景。無論您是初學者還是經驗豐富的工程師,這里都有助于提升您的技能,優化項目性能。立即探索,開啟您的專業成長之旅!
用于計算CRC的verilog HDL源碼...
??
?? 569342831
CRC校驗碼,用于對數據流進行crc校驗。
主要有CRC_16,CRC_8,CRC_32校驗。
所用語言為Verilog HDL....
??
?? qiao8960
Verilog-HDL實踐與應用系統設計...
??
?? eeworm
精通Verilog HDL:IC設計核心技術實例詳解...
??
?? eeworm
專輯類----可編程邏輯器件相關專輯 Verilog-HDL實踐與應用系統設計-210頁-18.0M.rar...
??
?? 小宇NVO